초록
실시 예는 제1 및 제2 입력 신호들을 차동 증폭하고, 차동 증폭된 결과에 따른 제1 내지 제4 출력들을 출력하는 제1 내지 제4 노드들을 포함하는 증폭부, 제1 전압을 갖는 제1 전원과 제2 전압을 갖는 제2 전원 사이에 연결되는 제1 트랜지스터와 제2 트랜지스터, 및 제1 및 제2 트랜지스터들이 서로 접속된 제1 출력 노드를 포함하고, 제1 트랜지스터의 게이트는 제1 노드에 연결되고, 제2 트랜지스터의 게이트는 상기 제2 노드에 연결되는 제1 출력 버퍼부, 제3 전압을 갖는 제3 전원과 제2 전원 사이에 연결되는 제3 트랜지스터와 제4 트랜지스터 및 제3 및 제4 트랜지스터들이 서로 접속된 제2 출력 노드를 포함하고, 제3 트랜지스터의 게이트는 제3 노드와 연결되고, 제4 트랜지스터의 게이트는 제4 노드와 연결되는 제2 출력 버퍼부, 제1 출력 노드와 제2 출력 노드에 공통 접속되는 출력 노드, 제1 출력 노드와 제2 트랜지스터 사이에 연결되고 극성 제어 신호에 의하여 제어되는 제1 제어 스위치, 및 제2 출력 노드와 제3 트랜지스터 사이에 연결되고, 극성 제어 신호에 의하여 제1 제어 스위치와 상반되게 제어되는 제2 제어 스위치를 포함한다.