BioChem - DOS

반도체 장치

대한민국

내부 회로(2)와, PAD와, 내부 외로(2)와 PAD를 접속하는 신호선(3)의 노드 N와, 제1 전원 V ss 사이에 형성된 보호 트랜지스터로서의 NMOS 트랜지스터 QN의 제어 단자인 게이트에 접속되고, 내부 회로(2)의 통상 동작 시에서는 보호 트랜지스터 QN의 동작을 OFF하는 논리 게이트로서의 NOR 게이트 G1을 포함한 반도체 장치. 또한, 테스트 회로(21)를 포함하고, 테스트 회로(21)의 출력을 한쪽의 입력으로 한 NOR 게이트 G1으로부터의 출력 NMOS 트랜지스터 QN의 게이트에 접속하고, 이에 따라 테스트 회로(21)의 출력을, NMOS 트랜지스터 QN 및 PAD를 통해 외부로 출력할 수 있는 반도체 장치. 보호 트랜지스터, 테스트 회로, 내부 회로, 논리 게이트, ESD 내성

H01L

1020000035882

2000-06-28

1020010029848

2001-04-16

1003439140000

2002-06-27

가부시끼가이샤 도시바

10.8080/1020000035882

https://doi.or.kr/10.8080/1020000035882

https://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=fc755b99649ebbb6ea812ef40ed6ce96c4766c23a49d584ad7342c93c81b4e43685168c3ec487c863181df717e71fc494727327f1b95275d00124327ba10483885b9bc815230dd49

https://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=452306798ef1fd035bfb5ff666db4c9c20f465ffcfa45303ac3684ead0ea69aea4f058209c4e9ad0a94559f375fc6972